ンニーがXeom DP用チップセットを発売

ンニーは、1BMと共同開発したXeom DP用チップセットを発表した
このチップセットは、ンニーの持つDRAM混載技術によるオンチップキャッシュとFleyIOの搭載及び、フロントサイドバスを二つ搭載した事が特徴となる。
ンニーによるとフロントサイドバスを二個装備し、バス競合を押さえたこと並びに、高速・低レイテンシーの混載DRAMキャッシュにより大幅な性能向上を果たしたとしている。
混載DRAMキャッシュについて、ンニーの担当者は「FSBの先にSRAMキャッシュを置いても性能が無駄になりがちだ、我々の混載DRAMであれば、十分な帯域・低レイテンシーのより大容量なキャッシュを低コストに実現可能だ」とアピールした。
I/OインターフェースがFleyIOであり、PCI Expressと直接接続出来ないことについては「レイテンシーは十分に小さく問題はない、現状ではPCI Expressのダイサイズが大きく、ブリッジチップを利用しなければ20レーン以上の確保は難しい」とのべ、20レーンを上回るレーン数(おそらくは32レーン以上)をサポートする事を伺わせ、16レーンのスロット二個によるSL1も意識しているようである。

注:4/1はエイプリルフールです。